Logic ZDR

　　ロジックで歪が無かったことになるというのはなかなか興味深いテーマである。



　　これをＣ−ＭＯＳロジックＩＣを用いたアナログ四則演算回路で書いてみる。





　　このように直線化する。

　　まず３パラで計測してみた。まあまあだがゲインが0.25なのでやりなおしになる。



　　　定数を変えてみたが３９Ω負荷ではゲインが最大でも0.6しか取れないことがわかった。

　　この方式で６パラの部分だけ作ってみた。ゲイン１は達成できた。