Ｄ−ＮＦＢアンプの製作

　　これまでの検証を踏まえて一台作ってみることにする。

　　やはり直結回路を採用した。ドレイン出力なので出力Ｚｏが十分低くないがＤ−ＮＦＢが改善してくれる。


Ｎｏｒｍａｌ


Ｄ−ＮＦＢ





Ｎｏｒｍａｌ


Ｄ−ＮＦＢ










　　超絶低歪になるというわけでもない。シミュレーターなのでこれが理論上の限界を示している。が実用に耐えうるアンプであると言って
よいであろう。

　　しかしＤＣスイープもカーブトレーサーも次数別歪率も私の伝統芸のようになってきた。あと動くブロックダイヤグラム、ＪＴＲＩＭを使った
重ね合わせグラフィックという手法もある。アンプを扱う上でここまでのことができるシミュレーターはあまりないと思う。

製作編

　

　　初段ＦＥＴはＩｄｓｓ＝７．９ｍＡのペアを用意した。



　　この状態でゲートソース電圧を確かめておく。ＶＲ Min→Center→ Maxで１．３→２．２→８Ｖとなる。このあとは一切基板を
はずさないで配線、調整が可能になった。

アイドリング　１００ｍＡ
オフセット　２００ｍＶ　→４３ｍＶ（Ｄ−ＮＦＢ）




　　ＦＥＴはあれほど高性能なのにコンプリにしたとたん半端でない二次歪を産生する。サンスイのＭＯＳアンプがことごとくＢＴＬ
なのはそういう事情をあらわしているのだろう。完全対称では対称合成が効くが今度は三次歪が出てくる。フィードフォワードは
これらの特効薬となる。




　　さてＤ−ＮＦＢを見てみよう。シミュレーターに近い結果が得られている。簡単な仕掛けでフィードフォワードに匹敵する
改善を得る技術だと思う。

　　音もいいのでスケルトン３として完成させたい。




　　シリーズ完成。